ET 2018 & IoT Technology 2019
カンファレンスプログラム
TS テクニカルセッション
TS-9
11月16日(金)14:00-15:30
アネックスホール[F201]

3状態ディープラーニングの学習からFPGA実現まで 低ビットと枝刈りを同時に行うディープラーニング専用回路

ディープラーニングはその統計的な性質から重みの大半を削減することができ、また、 混合精度型を導入することで認識精度を維持しつつ大量のパラメータを削減できることが明らかになってきた。FPGAはその書き換え可能性を活かすことで、アルゴリズムの進化に対応しつつ、低消費電力かつ高性能なディープラーニングを実現できるデバイスとして注目を集めている。本講演では講演者らが開発している3状態ディープラーニング設計ツールの最新バージョンであるGUINNESS DREIの紹介とFPGA実装した事例を報告し、ディープラーニングのアルゴリズムのデモを行う。

中原 啓貴

東京工業大学 工学院情報通信系 准教授

プロフィール

2007年 九州工業大学 博士後期課程 早期修了、博士(情報工学)取得。同年、九州工業大学 情報工学部 電子情報工学科 産学官連携研究員、2011年 鹿児島大学 大学院理工学研究科 工学系電気電子専攻 助教、2014年 愛媛大学 大学院理工学研究科 電子情報工学専攻 講師を得て、2016年から東京工業大学 工学院 情報通信系 准教授。その間2012年3月英国オックスフォード大学研究員として滞在。多値論理、論理関数の複雑度解析、LSI設計技術、FPGA応用に興味を持つ。近年はディープラーニングをFPGAに効率よく実現する設計法に取組んでいる。

TOP