カンファレンスプログラム

プライベートカンファレンス

RITAエレクトロニクス

11月17日(金) 11:00〜16:30 展示ホール2F[E204] ご登録はこちら
PRI-1 11月17日(金) 11:00〜12:00 展示ホール2F[E204]

“超”高速シリアル基板最前線 PCI Express Gen4 〜 56Gbps PAM4対応まで

10Gbpsを超える高速シリアル伝送を実現するためのプリント基板設計手法を12G-SDIやPCI Express Gen4(16Gbps)、28Gbps NRZ 〜 56Gbps PAM4を題材として、基礎〜実践まで紹介します。配線設計、部品実装箇所の最適化の考え方の事例を交えて、設計のポイントやシミュレーションと実機との整合性など製品開発に役立つ情報をご紹介します。

本木 浩之

RITAエレクトロニクス株式会社 開発ソリューション本部

PRI-2 11月17日(金) 13:00〜14:00 展示ホール2F[E204]

高速A/Dコンバータの性能を正しく引き出す設計手法

デジタル信号の出力インターフェイスにJESD204Bを採用することによりデータコンバータの高速化が加速しています。 高速のA/Dコンバータを扱うアプリケーションではサンプリングクロック、入力信号にも高速信号を意識した設計が必要になります。 周辺デバイスの選定、パターン設計及びシミュレーションにおける設計のポイントをご紹介します。

別生 朋也

(株)アバールデータ 開発部1グループ シニアチーフ

PRI-3 11月17日(金) 14:15〜15:15 展示ホール2F[E204]

プリント基板のノイズ対策 基礎から最新動向まで

〜基板で変わる対策部品活用術〜

産業分野のプリント基板のキーデバイスや回路が高速化・低電圧・大電流化しており、信号系や電源系のノイズ問題が生じています。この事例、およびパターン設計や解析(実測・シミュレーション)による対策手法として、LW逆転型や3端子等の低ESLコンデンサ、ESR制御型コンデンサ等を題材として、これら対策部品の特性を活かすパターン設計方法について紹介します。

野崎 孝英

RITAエレクトロニクス(株)開発・ソリューション本部

PRI-4 11月17日(金) 15:30〜16:30 展示ホール2F[E204]

FPGA開発事例の紹介

詳細後日公開

河合 孝真

(株)システック PLDソリューション部 PLD営業課 責任者

ご登録はこちら