| 岡山県立大学情報工学部回路デザイン研究室 |
| Okayama Prefectural University Circuit Design Engineering Lab. |
|
|
|
|
岡山県総社市窪木111
[TEL] 0866-94-2405[URL] http://cdel.cse.oka-pu.ac.jp/
|
[URL] http://cdel.cse.oka-pu.ac.jp/
|
|
|
| 対象応用分野 |
|
スマートアグリ
|
航空宇宙
|
|
防災/社会インフラ
|
ロボティクス
|
|
オートモティブ/交通システム
|
スマートシティ
|
|
スマート工場
|
介護/ヘルスケア
|
|
|
| 出展の見どころ |
岡山県立大学情報工学部・回路デザイン研究室では，フォーマル検証技術を利用した大規模ハードウェア設計検証支援環境について研究開発を実施しています．本出展では，記号モデル検査を利用したVerilog-HDLの自動検証ツールや，SMTソルバによる有界モデル検査を利用した大規模非同期回路モデルの高速検証について展示を行います．
|
|
| 【close】 |