Embedded Technology 2014
ET 2014 dates
IoTでビジネスが変わる! 組込み技術が進化する!成長分野を支える最先端技術とソリューションをアピール
ET 2014

イチオシ出展社紹介Presented by 電波新聞

アトレンタ株式会社(ブース:D-35) 半導体設計用ハードウエア言語記述を判定
構造解析チェッカーに強み

 アトレンタ(横浜市港北区、ビル・ベーカー社長)は、半導体の設計で使用されるハードウエア言語(VHDL、Verilog、System Verilog)の構造解析チェッカーを専門に手掛けている。

 02年の設立で、本社は米国サンノゼ。インド、スリランカ、中国、フランスに開発拠点を持ち、全従業員330人のうち、260人がR&Dに携わるグローバルな技術系企業である。

 同社が手掛ける構造解析チェッカ「SpyGlass」は、ハードウエア言語で記述された回路の品質や間違いを発見し、論理設計技術者に知らせるためのツール。半導体設計の自動化支援ツール(EDA)において、ニッチとされる分野であり、顧客の要望に応じて蓄積された構造解析のためのルールを4千項目備えているのが強み。

 ユーザーは機器を開発・設計するシステムカンパニーと半導体メーカー。ワールドワイドで600社以上の導入実績があり、コードチェッカにおける同社製品のシェアは、90%以上に上るという。

 SpyGlassは統合プラットフォームとなっており、基本となるソースコードの整合性をチェックするリントをベースとして、様々なオプションを追加することができる。

 異なるクロック間でのデータ転送に問題がないかをチェックするCDC、消費電力を確認するPower、システムを論理合成する時に必要となる制約条件をチェックするConstraintsなど。納品時における受け入れチェックのクライテリアとして使用される。

 同製品は、これまでASIC向けにCDCソリューションを展開してきたが、今年、FPGA設計者向けの「FPGA―kit」を発表した。FPGA設計現場からCDCソリューション要求が高まっており、同社はASICで培われた解析エンジン技術を転用する。

 さらに展示会では、アサーション自動生成ツール「BugScope」も発表する。検証時に使用するプロパティを自動生成する新たな手法によって、設計者がアサーションを書く手間を省き、設計者が気付かないようなプロパティを生成することができる。


(電波新聞 2014年11月13日掲載記事より転載)

来場者の方へ

出展社の方へ

メディアパートナー

併催イベント公式サイト

ページの先頭へ