Embedded Technology

カンファレンス/Conference

[併催セミナー] マルチ・メニーコアセミナー無料/事前登録制

11月22日(金) 13:00-17:00 アネックスホール2F 【F203】
ハイパフォーマンスを身近に!最新マルチ・メニーコア技術

後援:独立行政法人 新エネルギー・産業技術総合開発機構(NEDO)

本セミナーにご参加された方に、当日もれなく「組込みマルチコアハンドブック 技術・応用編(改訂版)」(一般社団法人電子情報技術産業協会(JEITA)発 行)を差し上げます。
http://www.jeita.or.jp/cgi-bin/public/detail.cgi?id=485&cateid=5

NEDO(独立行政法人 新エネルギー・産業技術総合開発機構)プロジェクトで現在推進中のマルチ・メニーコアに関する標準プラットフォーム実用化開発について概説する。本セミナーでは、まず全体像を紹介し、その後でハードウェア、ソフトウェアについて、組込みシステムにおける応用の可能性も含めて説明する。さらに、本活動の成果であるプラットフォームの標準化を進めることになったMulticore Associationからも活動紹介を行う。

13:00-13:20
多様なマルチ・メニーコアの高度な活用を可能にする標準プラットフォーム開発とエコシステム構築

【講演内容】

JEITAマイクロプロセッサ委員会では、組込み系の厳しい電力・コスト制約の下でプロセッサコアの高性能化を実現し、様々な処理の高度化・高機能化や新分野の開拓を進めるにはマルチ・メニーコアが欠かせないと考え、その普及に向けて調査してきた。そして、NEDO省エネプロジェクトを活用し、多様なコア数・コア種によるヘテロジニアスマルチ・メニーコアを扱える標準プラットフォーム開発とそれを実現するエコシステム構築に向けた事業を立ち上げたので、その概要を紹介する。

【講演者】
荒川 文男
一般社団法人電子情報技術産業協会(JEITA) マイクロプロセッサ専門委員会 委員長
名古屋大学 大学院 情報科学研究科 附属組込みシステム研究センター 研究員
【プロフィール】
1984年東京大学工学部物理工学科卒業、1986年同大学大学院工学系研究科物理工学専攻修士課程修了、2007年に同研究科より博士(工 学)の学位取得。(株)日立製作所、(株)ルネサステクノロジなどを経て、2013年10月より現職。専門はマイクロプロセッサ、特にアーキ テクチャ及びマイクロアーキテクチャで、TRONチップ、SHシリーズなどを開発。ISSCC ITPC、A-SSCC TPC、COOL Chips PC Chair、IEEE Micro Guest Editor、VLSI Symposium on Circuits TPC、MCSoC Steering Committeeなど、国内ではICDアーキテクチャTPCチェア、JEITAマイクロプロセッサ専門委員会委員長などを歴任。

13:20-14:00
制御アプリケーションに適した標準モデル準拠メニーコアチップの開発

【講演内容】

情報系ではシングルコアによる性能向上が限界を迎え、様々な分野でマルチ・メニーコア化が進んでいる。制御系でも同様に限界を迎えているもの の、マルチ・メニーコア化は様々に要因から進んでいない。本講演では、NEDO省エネプロジェクトで標準化を進めているモデルに準拠さ せることでツール類の開発を容易にし、普及の加速を目指している制御アプリケー ションに適したメニーコアチップの開発について紹介する。

【講演者】
近藤 弘郁
ルネサス エレクトロニクス株式会社 第一事業本部 コア技術事業統括部 CPUシステム事業推進部 主管技師
【プロフィール】
三菱電機入社以来、組み込み系マイコン・SoCの製品開発・先行研究に従事。近年は、ルネサスエレクトロニクスにて、マイクロプロセッサ・RXのチーフアーキテクトとして、プロセッサ開発をリードするとともに、マルチコアプロセッサ、オペレーティングシステム、チップインターコネクト等の研究開発を行う。現在は、車載マイコンRH850のCPUコア開発を指揮。
14:00-14:40
物体認識用超高性能ヘテロジニアス・メニーコアのアーキテクチャと標準モデル

【講演内容】

1TOPS以上の性能を目指したリアルタイム画像認識向けのスケーラブルなメニーコアSMYLEvideoのアーキテクチャ及び従来技術に対する高性能化のポイント、そしてマルチ・メニーコア・プラットフォームとしてSMYLEvideoアーキテクチャの標準モデル、SMYLEvideoメニーコアを活用するためのソフトウェアの分散並列化手法等について概説する。

【講演者】
松本 祐教
株式会社トプスシステムズ 代表取締役社長 博士 (情報科学) 
【プロフィール】
2006年東京大学大学院工学系研究科よりMOT認定、2007年東北大学大学院情報科学研究科より博士(情報科学)の学位取得。日本TI、ブイ・エム・テクノロジー、米TI本社などを経て、1999年より現職。2012年にCool Soft社を設立し代表取締役。DSP、x86互換、スーパースカラ、マルチコア・アーキテクチャ等プロセッサ開発歴25年以上。高速シミュレータ、低消費電力上流設計手法、HW/SW協調設計の研究開発も手掛ける。応用分野は画像認識、画像処理、マルチメディア圧縮伸張、無線信号処理、暗号処理システムなど。日本電子デバイス産業協会(NEDIA)理事。
15:00-16:00
マルチコアOS実装技術の今とメニーコアOS技術の挑戦

【講演内容】

既に多くの採用が進むマルチコアプロセッサ向けのリアルタイムOS(RTOS)には、高いスループットの達成に加え、組込みシステムに不可欠なリアルタイム性の実現が求められる。前半では、これを実現するためのRTOS自体の設計と実装について概説する。一方、海外では多くの事例が出始めているメニーコアプロセッサ向けのRTOSにも、同様の要件が必要だが、その実装技術に大きな変化が求められる。後半では、このメニーコアOSにおける技術課題と解決手法を近年の研究事例を交えながら概観し、今後のメニーコアOSのモデルを概説する。

【講演者】
権藤 正樹
イーソル株式会社 執行役員 ソフトウェア技術統括責任者 兼 技術本部長
【プロフィール】
1996年イーソル(株)入社。以来組込み OS 及びツール関連の開発に従事。PrKERNEL、eBinder、eT-Kernel、eT-Kernel Multi-Code Edition、eT-Kernel Adaptor for Androidなどの開発に取組む。近年はメニーコアOSであるMCOSの開発、OSCARコンパイラによる並列化支援サービスなどにも取り組んでいる。国内外のカンファレンスなどでの講演を行っている。JEITA マイクロプロセッサ専門委員、T-EngineフォーラムT-Kernel2.0WG幹事、NEDO技術委員、早稲田大学アドバンスドマルチコアプロセッサ研究所招聘研究員、Multi-Core Association SHIM Working Group Chair。著書(共著)にはISBN:4320120256、ISBN:4885547547などの組込みソフト関連の書籍がある。
【講演者】
坂本 裕和
イーソル株式会社 エンベデッドプロダクツ事業部技術部 OS課 課長
【プロフィール】
2000年イーソル(株)入社。以来、T-KernelおよびPOSIX仕様準拠リアルタイムOSと開発ツールの開発に従事し、eBinder、eT-Kernel/Extended、eT-Kernel/POSIX、eT-Kernel Multi-Code Editionの開発を担当。T-EngineフォーラムT-Kernel2.0サブワーキンググループメンバとしてT2EXの仕様策定に参加。著書(共著)にISBN:4885547547、ISBN:4789845516がある。
16:00-17:00
Establishing a portable interface between hardware and software in multi-many-core systems
※逐次通訳あり

【講演内容】

Multicore and manycore system development often gets sidetracked because development tool vendors and runtime systems for these programs are challenged to support the virtually unlimited number of processor configurations. This presentation describes industry standard specifications that provide multicore inter-core communications, resource management, and task management, as well as an architecture description that is useful for software design. For example, the industry consortium called Multicore Association is producing a new standard called SHIM that provides a common software-hardware interface between the multicore processor hardware and the software tools. Some of the architectural descriptions include the processor cores, the inter-core communication channels, the memory system, the network-on-chip (NoC) and routing protocol, and hardware virtualization features. We will also describe how to apply SHIM for many types of tools, including performance estimation, system configuration, and hardware modeling.

【講演者】
Markus Levy
Multicore Association, President
【プロフィール】
Markus Levy is president of The Multicore AssociationR and chairman of the Multicore Developer's Conference. He is also the founder and president of EEMBC. Mr. Levy was previously a senior analyst at In-Stat/MDR and an editor at EDN magazine, focusing in both roles on processors for the embedded industry. Levy began his career in the semiconductor industry at Intel Corporation, where he served as both a senior applications engineer and customer training specialist for Intel's microprocessor and flash memory products. He is the co-author of Designing with Flash Memory, the one and only technical book on this subject, and received several patents while at Intel for his ideas related to flash memory architecture and usage as a disk drive alternative.

ページの先頭へ

ページの先頭へ