Embedded Technology

出展社情報/Exhibitors Infomation

プライベートカンファレンス

日本シノプシス合同会社

11月22日(金) 10:00-16:45

会場:アネックスホール2F 【F204】

10:00-10:45 PSY-1 C言語によるモデル・ベース・デザインからRTL実装までのフロー(日本語セッション)
11:00-11:45 PSY-2 高位合成の真の可能性を実現するSynphony C Compiler
12:00-12:45 PSY-3 特定用途向けプロセッサ"ASIP"によるソフトウェア無線(SDR)システムの実現
13:00-13:45 PSY-4 ARM® Cortex™ ベース・プラットフォームのソフトウェア早期開発環境
14:00-14:45 PSY-5 ARM® ベース・システムのためのFPGAプロトタイピング【チュートリアル】
15:00-15:45 PSY-6 すぐに役立つ! Virtex-7®ユーザー向けFPGA設計のポイント【チュートリアル】
16:00-16:45 PSY-7 エンベデッドビジョン・サブシステムを迅速に構築するIPソリューション
PSY-1 11月22日(金) 10:00-10:45 事前登録はこちら
C言語によるモデル・ベース・デザインからRTL実装までのフロー(日本語セッション)
【講演内容】

アルゴリズム開発の多くはC言語から始まります。しかし、それをRTLに変換するのは、いまだ手作業が主流です。本セッションでは、モデルベースのアルゴリズム設計ツール SPWを用いてCからRTLへマッピングするフローをフェーズ・ボコーダーを例にご紹介します。また、画像拡大アルゴリズムを題材に、信号処理アルゴリズム設計/解析ツール System StudioとC++からRTLへの高位合成ツール Synphony C Compilerのリンクについてもご紹介します。C言語で記述されたアルゴリズムをSystemCやVerilog-HDLといった別の言語に変換する手間を省くことにより、最適なデザインをより早く実現するシノプシスの実績あるシステムレベル・ソリューションをご覧ください。

ルーウィ・ヴァレニャ 氏
日本シノプシス合同会社 技術本部 ソリューション・グループ

ページの先頭へ

PSY-2 11月22日(金) 11:00-11:45 事前登録はこちら
高位合成の真の可能性を実現するSynphony C Compiler
【講演内容】

C/C++からRTLを生成する高位合成 (HLS) は、複雑なアルゴリズムをシリコンに実装するための手間を大幅に削減します。一方で、このようなHLSの生産性や利点を実現するために、ツールには、「手書きRTLに匹敵するパフォーマンスと結果品質 (QoR) を達成すること」「既存のデザイン/検証フローと一貫して動作すること」「ユーザーがアルゴリズム・コア以外の細部の設計/検証を行う必要がないよう内部インターフェイスと制御を抽象化すること」といった性能が要求されます。本セッションでは、シノプシスのSynphony C Compilerが、これらをいかに実現してアルゴリズムIP実装の生産性を5~10倍に高められるかをご説明します。

浅野 博史 氏
日本シノプシス合同会社 技術本部 インプリメンテーション・グループ

ページの先頭へ

PSY-3 11月22日(金) 12:00-12:45 事前登録はこちら
特定用途向けプロセッサ"ASIP"によるソフトウェア無線(SDR)システムの実現
【講演内容】

近年、アプリケーションや基地局のサービス状況の進展により、3GやLTEそしてWi-Fiなど異なる複数の無線通信規格を自動的に選択するシステムが一般化してきました。しかしこれらのシステムの開発には、従来、規格ごとに開発された専用のハードウェアや、高価かつ消費電力の高いプロセッサの使用を余儀なくされていました。マルチ無線接続を実現するために増大するコストと消費電力の問題を解決する方法として単一のプロセッサで処理を行なう"ソフトウェア無線 (SDR) "技術があります。本セッションでは、今年7月にプレスリリースした、インテリジェントで低コストかつ低消費電力なSDRシステムを実現するProcessor Designerを用いたASIPの開発事例をご説明します。また、最新情報としてLow Level Virtual Machine (LLVM) C Compilerに対応したASIP開発についてもご紹介します。

井手野 雅明 氏
日本シノプシス合同会社 技術本部 ソリューション・グループ

ページの先頭へ

PSY-4 11月22日(金) 13:00-13:45 事前登録はこちら
ARM® Cortex™ ベース・プラットフォームのソフトウェア早期開発環境
【講演内容】

仮想プロトタイプやデバッグ/解析ツール、サンプル・ソフトウェアなどを含むソフトウェア開発環境であるVirtualizer Development Kit (VDK) ファミリーは、ARM Cortexプロセッサを搭載したシステムの早期ソフトウェア開発を可能にします。VDKはCortexベースの仮想リファレンス・デザイン (Linux OSポート済み)と強力なデバッグ解析ツール群をご提供しています。これらを用いることにより、ARM社の最新プロセッサを活用した次世代製品の開発を加速することができます。本セッションでは、VDKの最新情報を次世代64bitコアCortex-A57を用いたデモを交えてご紹介します。

東村 剛嗣 氏
日本シノプシス合同会社 技術本部 ソリューション・グループ

ページの先頭へ

PSY-5 11月22日(金) 14:00-14:45 事前登録はこちら
ARM® ベース・システムのためのFPGAプロトタイピング【チュートリアル】
【講演内容】

ARMプロセッサを含むシステム全体のプロトタイプ構築にお困りではありませんか?
プロトタイプを早期に組み上げ、ソフトウェアやファームウェアの開発環境を実現することは、製品コストの競争力を高め、市場への早期投入を図るために不可欠です。シノプシスは、FPGAへのハードウェア実装や仮想プロトタイピングはもちろん、既存プロセッサ・ハードウェアとの共存環境など、さまざまなプロトタイピング・ソリューションをご提供しています。本セッションでは、ARMプロセッサを含むシステム環境構築をはじめとしたFPGAプロトタイピングにお悩みのみなさまに、具体的な実行例をご提案します。

大塚 藤男 氏
日本シノプシス合同会社 技術本部 ベリフィケーション・グループ

ページの先頭へ

PSY-6 11月22日(金) 15:00-15:45 事前登録はこちら
すぐに役立つ! Virtex-7®ユーザー向けFPGA設計のポイント【チュートリアル】
【講演内容】

最新テクノロジと先端プロセスが用いられているザイリンクス社のFPGA「7シリーズ」。特にVirtex-7、Kintex-7は注目度の高いデバイスですが、その先進性ゆえに実際のインプリメント作業が難航するケースもあります。本セッションでは、シノプシスの合成ツールや、デバッグ・ツールを、それぞれのフェーズで効率的に活用するためのヒントをご紹介します。最新FPGAを使ってみて初めてわかる、"困った!!゛からの脱出方法と、7シリーズの活用に役立つプロトタイピング支援環境をご紹介します。

古俣 孝 氏
日本シノプシス合同会社 技術本部 ベリフィケーション・グループ

ページの先頭へ

PSY-7 11月22日(金) 16:00-16:45 事前登録はこちら
エンベデッドビジョン・サブシステムを迅速に構築するIPソリューション
【講演内容】

エンベデッド・ビジョンとはイメージ画像や動画から情報を抽出する技術であり、エレクトロニクス業界で今もっとも急成長しているアプリケーション分野の一つです。最先端ドライブ補助システム(ADAS)、拡張現実システム(AR)、ロボット製品、監視システム、ジェスチャー・コントロール・システムなどです。組込みビジョン・システムは、プロセッシング負荷が大きく、しかもほとんどのアプリケーションにとっては、次の機種への移行に伴って新しいアルゴリズムや機能をプログラム変更で追加できること、低コストで低消費電力であることが求められます。シノプシスでは、こうしたシステムの短期開発を実現するため、2013年4月にEmbedded Vision Development Systemを発表しました。シノプシスが強みを持つ半導体IP、プロトタイピング技術、設計ツール群を統合した最新ソリューションです。本セッションでは、歩行者認識システムを例に、Embedded Vision Development Systemが実現するヘテロジニアス・マルチコアSoCデザインについてご説明します。また最良のアーキテクチャを決定する手法、ヘテロジニアス・マルチコア・アーキテクチャが必要な理由、そしてメモリーシステム・コンフィギュレーションの重要性についてもご説明します。

井手野 雅明 氏
日本シノプシス合同会社 技術本部 ソリューション・グループ

ページの先頭へ

日本シノプシス合同会社のプライベートカンファレンス事前登録は、下記URLからご登録下さい。

来場事前登録はこちら(無料)

ページの先頭へ